Dekorationsartikel gehören nicht zum Leistungsumfang.
Entwicklung und Implementierung eines Signalgenerators auf einem FPGA
Taschenbuch von Marco Niesen
Sprache: Deutsch

24,99 €*

inkl. MwSt.

Versandkostenfrei per Post / DHL

Lieferzeit 1-2 Wochen

Kategorien:
Beschreibung
Inhaltsverzeichnis

1. Einführung
1.1 Allgemeine Grundlagen Signalgeneratoren
1.2 Kommerzielle Signalgeneratoren
1.3 Wichtige Qualitätsmerkmale
1.4 Grundlagen Signalerzeugung
1.4.1 Analoge Signalerzeugung
1.4.2 Digitale Signalerzeugung mittels DDS (Direct Digital Synthesis)
1.5 Beschreibung des Entwicklungssystems Altera DE2

2. Bedienung
2.1 Technische Daten
2.2 Beschreibung der Bedienelemente
2.3 Menüführung

3. Aufbau
3.1 D/A-Wandlerboard
3.2 VHDL-Komponenten
3.2.1 Baugruppe DDS
3.2.2 Baugruppen DDS-Display 1 bis 3
3.2.3 Baugruppe DDS-Control
3.2.4 Baugruppe DDS-Frequency Converter
3.2.5 Baugruppen DDS-Frequency Divider und DDS-Duty Cycle Divider

4. Test
4.1 Benötigte Testroutinen / -signale
4.1.1 mnu_up.vwf / mnu_down.vwf
4.1.2 mnu_up_hold.vwf / mnu_down_hold.vwf
4.1.3 freq_1khz.vwf
4.1.4 change_freq.vwf
4.1.5 change_duty.vwf
4.1.6 Weitere Test-Dateien
4.2 Messungen

5. Durchführen von Änderungen
5.1 Änderung der DAC-Wortbreite
5.2 Änderung der Systemtaktfrequenz
5.3 Änderung / Erweiterung der gespeicherten Signale
5.3.1 Verwendung des Hilfsprogramms LookupTableGenerator

6. Fazit

Anhang
Literaturverzeichnis
Inhaltsverzeichnis

1. Einführung
1.1 Allgemeine Grundlagen Signalgeneratoren
1.2 Kommerzielle Signalgeneratoren
1.3 Wichtige Qualitätsmerkmale
1.4 Grundlagen Signalerzeugung
1.4.1 Analoge Signalerzeugung
1.4.2 Digitale Signalerzeugung mittels DDS (Direct Digital Synthesis)
1.5 Beschreibung des Entwicklungssystems Altera DE2

2. Bedienung
2.1 Technische Daten
2.2 Beschreibung der Bedienelemente
2.3 Menüführung

3. Aufbau
3.1 D/A-Wandlerboard
3.2 VHDL-Komponenten
3.2.1 Baugruppe DDS
3.2.2 Baugruppen DDS-Display 1 bis 3
3.2.3 Baugruppe DDS-Control
3.2.4 Baugruppe DDS-Frequency Converter
3.2.5 Baugruppen DDS-Frequency Divider und DDS-Duty Cycle Divider

4. Test
4.1 Benötigte Testroutinen / -signale
4.1.1 mnu_up.vwf / mnu_down.vwf
4.1.2 mnu_up_hold.vwf / mnu_down_hold.vwf
4.1.3 freq_1khz.vwf
4.1.4 change_freq.vwf
4.1.5 change_duty.vwf
4.1.6 Weitere Test-Dateien
4.2 Messungen

5. Durchführen von Änderungen
5.1 Änderung der DAC-Wortbreite
5.2 Änderung der Systemtaktfrequenz
5.3 Änderung / Erweiterung der gespeicherten Signale
5.3.1 Verwendung des Hilfsprogramms LookupTableGenerator

6. Fazit

Anhang
Literaturverzeichnis
Details
Erscheinungsjahr: 2019
Genre: Informatik
Rubrik: Naturwissenschaften & Technik
Medium: Taschenbuch
Seiten: 52
Inhalt: 52 S.
13 farbige Illustr.
ISBN-13: 9783668975347
ISBN-10: 3668975345
Sprache: Deutsch
Ausstattung / Beilage: Paperback
Einband: Kartoniert / Broschiert
Autor: Niesen, Marco
Auflage: 1. Auflage
Hersteller: GRIN Verlag
Maße: 297 x 210 x 5 mm
Von/Mit: Marco Niesen
Erscheinungsdatum: 25.09.2019
Gewicht: 0,181 kg
preigu-id: 117484792
Details
Erscheinungsjahr: 2019
Genre: Informatik
Rubrik: Naturwissenschaften & Technik
Medium: Taschenbuch
Seiten: 52
Inhalt: 52 S.
13 farbige Illustr.
ISBN-13: 9783668975347
ISBN-10: 3668975345
Sprache: Deutsch
Ausstattung / Beilage: Paperback
Einband: Kartoniert / Broschiert
Autor: Niesen, Marco
Auflage: 1. Auflage
Hersteller: GRIN Verlag
Maße: 297 x 210 x 5 mm
Von/Mit: Marco Niesen
Erscheinungsdatum: 25.09.2019
Gewicht: 0,181 kg
preigu-id: 117484792
Warnhinweis

Ähnliche Produkte

Ähnliche Produkte